# (54) SEMICONDUCTOR INTEGRATED CIRCUIT


(11) 2-284445 (A) (43) 21.11.1990 (19) JP

(21) Appl. No. 64-106250 (22) 25.4.1989 (71) NEC CORP (72) TOSHIJI AYABE

(51) Int. Cl5. H01L21/82,H01L27/04,H01L27/118

PURPOSE: To avoid the insulation breakdown of a contact part caused by field concentration by a method wherein a first unit resistor is connected to a pad electrode through a second unit resistor which has a broader contact part than the first unit resistor.

CONSTITUTION: Unit resistors 2 are provided on the main surface of a semiconductor substrate 1 so as to take the form of an array. In order to avoid the insulation breakdown of a contact part caused by field concentration, unit resistors 3 which have broader contact parts than the unit resistors 2 are provided between the unit resistors 2 and pad electrodes 6 provided near the circumference of the substrate 1. The pad electrode 6 is connected to the one terminal of the unit resistor 3 with a wiring 5 and the other terminal of the unit resistor 3 is connected to the unit resistor 2 with a wiring 4.



## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(43) 21.11.1990 (19) JP (11) 2-284446 (A)


(21) Appl. No. 64-104410 (22) 26.4.1989

(71) HITACHI LTD (72) KAZUO KATO(1)

(51) Int. Cl<sup>5</sup>. H01L21/82,H01L21/66,H01L27/04,H01L27/118

PURPOSE: To relieve the congestion of the wirings of a semiconductor device having diagnosis function and improve the utilization of the gate by a method wherein, prior to the arrangement of normal wirings, diagnosis signal lines are preferentially arranged so as to have their wiring lengths short.

CONSTITUTION: First, self-diagnosis-functioned flip-flops(FFs) 10-15, diagnosis buffers 4-6, etc., are so arranged in an inner region 2 as to provide satisfactory arrangement of normal signal lines. The buffers 4-6 are arranged on the end parts of gate-array-type parts 7-9 in order to provide satisfactory wirings between an input buffer 3 and themselves. Then, in accordance with the arrangement of the FFs 10-15, diagnosis signal lines are so arranged as to provide short wiring lengths. In other words, the FFs 10 and 11, FFs 12 and 13 and FFs 14 and 15 are straightly connected to each other with the diagnosis signal lines (a), (b) and (c) respectively. Then the normal signal lines are arranged in the next stage.



## (5.4) MANUFACTURE OF SEMICONDUCTOR DEVICE

(43) 21.11.1990 (19) JP (11) 2-284447 (A)


(21) Appl. No. 64-104604 (22) 26.4.1989

(71) OKI ELECTRIC IND CO LTD (72) TAKESHI HASHIMOTO

(51) Int. Cl<sup>5</sup>. H01L21/90,H01L21/314

PURPOSE: To eliminate defects in upper and lower layer wirings by a method wherein a plasma CVD SiO<sub>2</sub> film with a tensile stress and a plasma CVD SiO<sub>2</sub> film with a compression stress and formed as the lower layer film and the upper layer film of an interlayer insulating film in a laminated structure respectively

CONSTITUTION: After a first layer metal wiring 3 is formed on the insulating film 2 of a semiconductor substrate 1, the lower layer film 4 of an interlayer insulating film is formed. The lower layer film 4 is composed of a plasma CVD SiO<sub>2</sub> film with a tensile stress. Then an SOG coating film 5 is formed on the film 4 as the middle layer of the interlayer insulating film to obtain a flat surface. Then a plasma CVD SiO<sub>2</sub> film with a compression stress is formed on the film 5 as the upper layer film 6 of the interlayer insulating film and a second layer metal wiring 7 is formed on the film 6. With this constitution, defects in the first and second layer metal wirings 3 and 7 can be eliminated.



19 日本国特許庁(JP)

① 特許出願公開

# ⑩ 公開特許公報(A)

平2-284447

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成2年(1990)11月21日

H 01 L 21/90 21/314 M 6810-5F M 6810-5F

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

半導体装置の製造方法

②特 願 平1-104604

20出 願 平1(1989)4月26日

⑩発 明 者

橋 本

毅

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

個代 理 人

弁理士 菊 池

HE 100 1

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体基板上に下層配線を形成し、その上に層間絶縁膜を形成し、その上に上層配線を形成するようにした半導体装置の製造方法において、

積層構造層間絶縁膜の下層膜として引張り応力のプラスマCVD SiOz膜を形成し、同絶縁膜の上層膜として圧縮応力のプラスマCVD SiOz膜を形成することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体装置の製造方法に係り、特に多層配線構造における層間絶縁膜の形成方法に関するものである。

(従来の技術)

従来、多層配線構造における層間絶縁膜としては公知のCVD技術による絶縁膜(SiO.膜、PSG膜)を使用しているが、多層配線での段差形状を

考えて層間絶縁膜の平坦化が行われており、 その結果として層間絶縁膜構成は複雑になっている。

公知の層間絶縁膜平坦化技術として代表的なものは、SOG中塗り法、エッチバックによる平坦化法がある。

第1図はSOG中塗り法を採用した半導体装置の一例を示す。この図において、1は半導体基板、2は絶縁膜であり、その上に第1層メタル配線3を形成した後、層間絶縁膜の中間層としてSOG塗布膜(スピンオンガラス膜)5を形成してる。表面を平坦化する。その後、このSOG金布膜5上に層間絶縁膜の上層6を形成した後、その上に第2層メタル配線7を形成する。

第2図はエッチバックによる平坦化法を採用した半導体装置の一例を示す。この図において、 11は半導体基板、12は絶縁膜であり、その上に第1層メクル配線13を形成した後、層間絶縁膜の下層膜14を形成する。その後、図示していないが、下層膜14上にレジストを塗布した上で、 そのレジストと下層膜14とでエッチング速度が同一になる条件でレジストがすべて除去されるまで全面エッチバックを施し、図のように下層膜14の平坦化を図る。その後、下層膜14上に層間絶縁膜の上層膜15を形成し、その上に第2層メタル配線16を形成する。

以上の説明から明らかなように、SOG中塗り法では層間絶縁膜は3層構造、エッチバックによる平坦化法では2層構造となり、いずれの場合にも上層膜と下層膜を有する。

この上層膜と下層膜には、一方がPSG膜、他方がSiOz膜というようにPSG膜とSiOz膜の組合わせ、あるいは上層膜と下層膜の両方にPSG膜またはSiOz膜のいずれか一方を使用している。(発明が解決しようとする課題)

しかるに、層間絶縁膜の上層膜と下層膜が上記のような膜構成の場合には、メタル配線での欠損の発生、層間絶縁膜に対するホットキャリア注入によるトランジスタ寿命の劣化のどちらか一方が、あるいは両方が同時に起こるという問題がある。

3

ル配線は第1層、第2層ともにAl-Si配線(5000A)である。トランジスタの寿命はV<sub>e</sub>=8 V, V<sub>e</sub>=4 Vでのgmの10%劣化で求めている。メタル
配線の欠損は、×印が配線の1/3以上の欠損を示し、
Δ印が1/3未満の欠損を示している。

この表 1 から分ることは、第 1 層メタル配線の欠損は下層膜が P S G 膜であれば発生しないし、第 2 層メタル配線の欠損は上層膜が P - Si O z 膜であれば発生しないし、トランジスタ寿命の劣化は下層膜と上層膜が P - Si O z 膜であれば起こらないということである。しかるに、従来技術の膜構成では、これらのすべてを満足することはできない。

この発明は上記の点に鑑みなされたもので、層間絶縁膜による配線の欠損とトランジスタ寿命の劣化のすべてを解決できる半導体装置の製造方法を提供することを目的とする。

### (課題を解決するための手段)

この発明は、半導体装置の製造方法、特に多層配線構造での層間絶縁膜形成方法において、積層構造層間絶縁膜の下層膜として引張り応力のプラ

この問題点について従来例を種々実験した結果を下記表1に示す。

表 1

	層間絶縁期模構造 メタル配線欠損		己線欠損	トランジスタ寿命比
	下層膜/ /上層膜	第1層	第2層	(基準値1)
中塗り	P-SiO <sub>2</sub> /SOG/P-SiO <sub>2</sub>	Δ	0	~ 1
	P-SiO <sub>2</sub> /SOG/PSG	Δ	×	~ 1/10
	PSG/SOG/P-SiO <sub>2</sub>	0	0	1/100 ~ 1/10
	PSG/SOG/PSG	0	×	1/100 ~ 1/10
エッチバック	P-SiOz/P-SiOz	Δ	0.	~ 1
	P-SiOz/PSG	Δ	×	~ 1/10
	PSG/P-SiOz	0	0	~ 1/10
	PSG/PSG	0	×	1/100 ~ 1/10

ここで、 P S G 膜 は公知の常圧 C V D 膜 であり、 P - Si0. 膜 は公知のプラズマ C V D 膜である。 膜厚 はそれぞれでのトータル膜厚が同一になるように設定しており、表 1 では約8000 A である。メタ

4

ズマCVD SiOz膜を形成し、同絶縁膜の上層膜として圧縮応力のプラズマCVD SiOz膜を形成するものである。

#### (作用)

PSG膜は、引張り応力である。この発明において、下層膜として引張り応力のプラズマCVDSiOz膜を形成すれば、応力的には下層膜としてPSG膜を形成した場合と同等になり、下層配線の欠損を防止できることは表1から明らかである。また、上層できることは表1から明らかである。また、上層にと下層膜の両方をプラズマCVDSiOz膜で形成すれば、よりである。また、上層によるトランジスタ寿のの劣化を防止できることは表1から明らかである。

なお、プラズマCVD SiOz膜は通常前述のように 圧縮応力であるが、例えばSiH4ガスとN2O ガスを 用いてプラズマCVD SiOz膜を形成する場合、一例 としてSiH4/N2O 流量比を変えることにより引 張り応力とすることができる。すなわち、通常SiH./N20 流量比が0.06未満で圧縮応力の膜が形成されるが、流量比を0.06~0.20程度とすることにより引張り応力の膜が形成される。

#### (実施例)

以下この発明の一実施例を説明する。この発明の一実施例で製造される半導体装置の構造は第 1 図と同一である。そこで、この第 1 図を再度用いてこの発明の一実施例を説明することとする。

第1図において、1は半導体基板、2はその表面の絶縁膜であり、この絶縁膜2上に第1層メタル配線3を形成した後、層間絶縁膜の下層膜4を形成する。ここで、層間絶縁膜の下層膜4としては、プラズマCVD SiOz膜(以下P-SiOz膜と記す)を形成する。

通常、プラズマ C V D 技術による P - Si O z 膜 は 圧縮応力膜である。したがって、 C V D 条件の変 更により引張り応力膜を形成する。例えば Si H \* ガスとN z O ガスを用いて P - Si O z 膜を形成する場合

7

エッチバック法で層間絶縁膜の平坦化を図る場合にも同様にして下層膜として引張り応力のプラズマCVD SiOz膜、上層膜として圧縮応力のプラズマCVD SiOz膜を形成することができる。

#### (発明の効果)

以上詳細に説明したように、この発明によれば、 積層構造層間絶縁膜の下層膜として引張り応力の プラズマCVD SiOz膜を形成したので、下層配線の 欠損を防止でき、また上層膜としては圧縮応力の プラズマCVD SiOz膜を形成したので上層配線の欠 損も防止でき、さらに上層膜と下層膜の両方が SiOz膜であるから、ホットキャリア注入によるト ランジスク寿命の劣化を防ぐことができる。この ように、この発明は、配線とトランジスクの信頼 性を格段に向上させることができる。

#### 4. 図面の簡単な説明

第1図はSOG中塗り法による層間絶縁膜平坦化技術を採用した半導体装置を示す断面図、第2図はエッチバックによる平坦化技術を採用した半導体装置を示す断面図である。

では、一例としてSiH<sub>\*</sub>/N<sub>\*</sub>O 流量比を0.06~0.20程度の範囲で変えることにより、必要な引張り応力値 (例えば 1 × 10 ° dyn/cd) の P - SiO<sub>2</sub> 膜を形成する。この時、C V D の他の条件としては、R F パワー 3 0 0 W程度、圧力 3 0 0 mTorr 程度、C V D 温度 3 0 0 ~ 4 0 0 ℃程度とする。また、P - SiO<sub>2</sub> 膜の膜厚は、S O G 中塗り法に適した厚さとする。

このようにして引張り応力のP-SiOz膜(下層膜4)を形成したら、次にその上に層間絶縁膜の中間層としてSOG塗布膜5を形成し、表面を呼坦とする。その後、その上に層間絶縁膜の上層膜6を形成する。この上層膜6としては、通常のプラズマCVD技術(SiH4/N2O流量比0.06未満に他の条件は下層膜4形成時と同じで例えば1×10°dyn/cd)のプラズマCVDSiOz膜を形成する。その後、その上に第2層メタル配線7を形成する。


なお、この一実施例は、SOG中塗り法で平坦 化層間絶縁膜を形成する場合であるが、第2図の

8

1 . 1 1 ··· 半導体基板、3 . 1 3 ··· 第 1 層メタル配線、4 . 1 4 ··· 下層膜、6 . 1 5 ··· 上層膜、7 . 1 6 ··· 第 2 層メタル配線。


特許出願人 沖電気工業株式会社代理人 弁理士 菊 池 弘





SOG中塗り平担化による装置

第 1 図



エッチバック平担化法によう装置 第 2 図

1: 半導体基板

2: 絕緣膜 3: 第層 从列 配線

4:下層膜 5:SOG 塗布膜 6:上層膜 7:第2層以外川町線

11: 半導体基板

13: 第1層メタル配線 14: 下層膜 15: 上層膜 16: 第2層メタル配線

12: 絕緣膜